전자 설계 자동화 (EDA) 분야 세계 1위인 미국의 반도체 설계 전문 기업 시놉시스 (Synopsys)가 TSMC와 협력하여 2D 및 3D 설계 솔루션을 구현한다고 발표했습니다.
시놉시스는 TSMC와 협력하여 TSMC의 A14 공정을 위한 설계 플로우 개발에 착수했으며, 첫 번째 광학 설계 키트 출시가 2025년 후반으로 예정되어 있습니다. 이번 협력을 통해 TSMC의 차세대 반도체 제조 공정에서 AI 가속화, 고속 통신, 첨단 컴퓨팅 등 다양한 응용 분야의 칩 설계 정확성과 효율성이 크게 향상될 전망입니다.
이에 앞서 시놉시스는 TSMC의 최첨단 N3C, N3P, N2P, A16 공정 기술을 위한 Ansys 포트폴리오의 시뮬레이션 및 분석 솔루션 인증을 완료했습니다. Ansys RedHawk-SC와 Ansys Totem 솔루션은 디지털/아날로그 전력 무결성을 위한 기본 솔루션으로, 제품의 안정적인 기능과 성능 목표 달성을 검증하는 데 도움을 줄 것입니다.
TSMC의 최첨단 공정인 N3C, N3P, N2P, A16은 각각 다른 특성과 목적을 가지고 있습니다. N3C는 3나노 공정으로 N3B 대비 수율과 비용을 개선하면서 성능과 전력 소모를 향상시킨 버전입니다. EUV 더블 패터닝이 적용되었던 3개 레이어를 싱글 패터닝으로 대체하여 제조 복잡성을 줄였습니다.
N3P는 N3E 대비 밀도와 성능을 소폭 개선한 공정이며, N2P는 누설전류를 다소 타협하여 성능을 극대화한 4나노 공정입니다. 가장 주목받는 A16 공정은 TSMC 최초로 후면 전력 공급 (BSPDN) 방식을 도입한 1.6나노 공정으로, 칩 뒷면을 통해 전력을 공급하여 AI 반도체의 속도를 획기적으로 높일 수 있습니다.
시놉시스는 TSMC와 지속적으로 협력하여 계층적 분석 방법론을 통해 대규모 설계를 위한 멀티피직스 분석 플로우를 확장하고 있습니다. 이 멀티피직스 플로우에는 Ansys RedHawk-SC, Ansys RedHawk-SC 전열 플랫폼, 그리고 Synopsys 3DIC Compiler 탐색-사인오프 플랫폼이 포함되어 계층적 열 인식 타이밍 분석과 전압 인식 타이밍 분석을 가능하게 합니다.
멀티피직스 분석은 열, 전력, 전자기적 특성을 동시에 고려하는 통합 해석 방법입니다. 현대의 첨단 반도체는 수십억 개의 트랜지스터가 극도로 작은 공간에 집적되어 있어, 열 발생, 전력 소모, 신호 간섭 등 다양한 물리적 현상이 복합적으로 작용합니다. 시놉시스의 Ansys RedHawk-SC와 3DIC Compiler는 이러한 복잡한 상호작용을 정확히 시뮬레이션하여 설계 단계에서 문제를 미리 발견하고 해결할 수 있도록 도와줍니다.
정전기 방전 (ESD) 검증은 반도체 칩의 신뢰성 확보에 필수적입니다. Ansys PathFinder-SC는 N2P 공정에서 전류 밀도와 Point-to-Point 연결성을 검증하여 전기적 과응력으로부터 칩을 보호합니다. 특히 대규모 칩에서도 설계 초기 단계부터 빠른 검증이 가능하여 개발 속도를 크게 향상시킵니다.
이번 협력은 단순한 기술 제휴를 넘어 반도체 산업 전반의 디지털 트랜스포메이션을 가속화하는 전략적 파트너십입니다. TSMC의 제조 혁신과 시놉시스의 설계 도구 전문성이 결합되어, 차세대 AI 반도체, 자율주행차, 초고속 통신 인프라에 필요한 복잡한 시스템온칩 (SoC) 개발이 가능해졌습니다.
특히 계층적 설계 방법론의 도입으로 조 단위 트랜지스터를 포함하는 대규모 3D 집적회로도 효율적으로 설계할 수 있게 되었으며, 이는 향후 메타버스, 자율주행, 양자컴퓨팅 등 차세대 기술 발전의 핵심 기반이 될 것입니다.